diff --git a/test/floo_axi_rand_slave.sv b/test/floo_axi_rand_slave.sv
index 6ae639e1..a39a6cba 100644
--- a/test/floo_axi_rand_slave.sv
+++ b/test/floo_axi_rand_slave.sv
@@ -22,8 +22,8 @@ module floo_axi_rand_slave
   // TB Parameters
   parameter time ApplTime = 2ns,
   parameter time TestTime = 8ns,
-  parameter int unsigned DstStartAddr = 0,
-  parameter int unsigned DstEndAddr = 0,
+  parameter logic[AxiAddrWidth-1:0] DstStartAddr = '0,
+  parameter logic[AxiAddrWidth-1:0] DstEndAddr = '0,
   parameter slave_type_e SlaveType = MixedSlave,
   localparam int unsigned NumSlaves = 4,
   localparam int unsigned SlvAddrSpace = (DstEndAddr - DstStartAddr) / NumSlaves
diff --git a/test/floo_dma_test_node.sv b/test/floo_dma_test_node.sv
index dabaa5de..e490d816 100644
--- a/test/floo_dma_test_node.sv
+++ b/test/floo_dma_test_node.sv
@@ -29,8 +29,8 @@ module floo_dma_test_node  #(
   parameter type axi_out_rsp_t                = axi_rsp_t,
   parameter int unsigned TFLenWidth           = 32,
   parameter int unsigned MemSysDepth          = 0,
-  parameter int unsigned MemBaseAddr          = 32'h0,
-  parameter int unsigned MemSize              = 32'h10000,
+  parameter logic [AddrWidth-1:0] MemBaseAddr = 32'h0,
+  parameter logic [AddrWidth-1:0] MemSize     = 32'h10000,
   parameter bit          MaskInvalidData      = 1,
   parameter bit          RAWCouplingAvail     = 1,
   parameter bit          HardwareLegalizer    = 1,